



MSP430F2 系列 16 位超低功耗单片机模块原理

第 4 章 Basic Clock + 基础时钟模块+

版本: 1.4

日期: 2007.6.


原文: TI MSP430x2xxfamily.pdf

翻译: 张超 哈尔滨理工大学

编辑: DC 微控技术论坛版主

注: 以下文章是翻译 TI MSP430x2xxfamily.pdf 文件中的部分内容。由于我们翻译水平有限, 有整理过程中难免有所不足或错误; 所以以下内容只供参考, 一切以原文为准。

详情请密切留意微控技术论坛。



第四章 基础时钟模块+

4.1 基础时钟模块+介绍

基础时钟模块+支持低系统消耗和超低功耗。采用三种片内时钟信号，用户可以选择合适的性能和低功耗。基础时钟模块只需接一个外部电阻、一个或两个外部晶体、或者用振荡器，通过软件控制。

基础时钟模块+有 4 个时钟源：

LFXT1CLK：由低频时钟晶体或外接 32768Hz 时钟源产生的低频/高频振荡器或由标准晶体、振荡器，或外部 400KHz~16MHz 的外部时钟源提供。

XT2CLK：可供选择的高频振荡器，由标准晶体、振荡器，或外部 400KHz~16MHz 的外部时钟源提供。

DCOCLK：片内可数字控制的振荡器。

VLOCLK：片内超低功耗、12KHz 的低频振荡器。

基础时钟模块可提供的三种时钟信号：

ACLK：辅助时钟。ACLK 由软件选择来自 LFXT1CLK 和 VLOCLK 之一的时钟信号。ACLK 经 1, 2, 4, 8 分频后得到。ACLK 可由软件选作各个外围模块。

MCLK：主时钟。MCLK 由软件选择来自 LFXT1CLK, VLOCLK, XT2CLK（如果片内提供），DCOCLK 之一的时钟信号。MCLK 由 1, 2, 4, 8 分频得到。MCLK 用于 CPU 和系统。

SMCLK：子系统时钟。SMCLK 由软件选择来自 LFXT1CLK, VLOCLK, XT2CLK（片内提供），DCOCLK 之一的时钟信号。SMCLK 由 1, 2, 4, 8 分频得到。SMCLK 可由软件选作各个外围模块。

基础时钟模块的方框图如图 4-1 所示。




图4-1 基础时钟模块+方框图

注：个别特殊的时钟并不是所有的 MSP430x2xx 系列器件都具有一样的时钟特性。如 MSP430x20xx: LFX1 不支持高频模式，没有 XT2，不支持晶体振荡器。MSP430x21xx: 没有内部低功耗/低频振荡器，没有 XT2，不支持晶体振荡器。MSP430x22xx: 没有 XT2。

4.2 基础时钟模块+的控制

在一次 PUC 信号后，MCLK 和 SMCLK 来自 DCOCLK 的 1.1MHz，ACLK 来自内部集成 6pF 电容的 LFX1CLK 的高频模式。

状态寄存器中的位 SCG0, SCG1, OSCOFF, 和 CPUOFF 设定 MSP430 操作模式和使能或禁止部分基础时钟模块+。参见系统复位，中断和操作模式部分章节。DCOCTL, BCSCCTL1, BCSCCTL2 和 BCSCCTL3 控制基础时钟模块+。

基础时钟模块+在程序执行时能够通过软件设置或重设置，例如：

BIS.B #RSEL2+RSEL1+RSEL0,&BCSCTL1 ;选择最高的标称频率

BIS.B #DC02+DC01+DC00,&DC0CTL ;选择最大的DC0频率

4.2.1 低功耗器件基础时钟模块+的特性

电池供电的器件存在以下要求上的矛盾：

- 节省能源和时间保持要求低时钟频率。
- 快速的对事件做出反应及处理事件能力要求高时钟频率。
- 控制温度和提供电压要求时钟稳定。

基础时钟模块+针对上面的三个要求在用户选择三种时钟信号时发生了矛盾：ACLK，MCLK，SMCLK。对于理想的低功耗模式，ACLK 来自低功耗的 32768Hz 时钟晶体，为系统和低功耗操作提供提供稳定的时钟基础，当晶体的精确度时间不要求时，来自于片内低频振荡器。当中断发生时，片内 DCO 振荡器被选作 MCLK 的时钟源。SMCLK 可以使用晶体或 DCO，取决于外围设备要求。灵活的时钟分配和分配系统要与时钟要求一致。

4.2.2 内部超低功耗、低频率振荡器

内部的超低功耗、低频率振荡器（VLO）不需要晶振就能提供12KHz（特殊器件参照元件参数表）的频率。VLOCLK在XTS=0时通过设置LFXT1Sx = 10来选择。OSCOFF位在LPM4状态下使能VLO。当VLO被选做低功耗时LFXT1被禁止。VLO在不使用时不消耗能量。

4.2.3 LFXT1振荡器

LFXT1振荡器在LF模式（XTS=0）采用32768Hz时钟晶体，支持极小电流消耗。不需要任何外部器件而仅仅是接一个晶体在XIN和XOUT之间。通过软件控置XCAPx位来设置LF模式下内部提供给LFXT1的负载电容。这个电容值可以选则1pF、6 pF、10 pF、12.5 pF。需要的话还可再接外部电容。LFXT1振荡器在HF模式（XTS=1）时还支持高速晶振或者振荡器。高速晶振或振荡器接到XIN和XOUT端并且两端都需外接电容。电容的型号由高速晶振或者振荡器来决定。当LFXT1处于HF模式，LFXT1Sx位选择操作的范围。

当LFXT1Sx=11且OSCOFF=0时，LFXT1在LF和HF模式下都必须在XIN引脚上加上外部时钟信号。当使用外部信号，外部频率必须满足所选模式的参数。当输入频率低于最低限，LFXT1OF必须置位以防止CPU采用LFXT1CLK时钟。

如果LFXT1不以MCLK或SMCLK为提供时钟源，则能够通过软件设置OSCOFF位来禁用LFXT1，如图4-1所示。




图4-2 LFXT1振荡器信号

注：LFXT1振荡器的特征

- 低频率晶体需要几百毫秒的时间起振，具体取决于晶振。
- 超低功耗振荡器如LFXT1在LF模式下必需消除别的信号源的噪音干扰。晶振尽量靠近MSP430的晶振引脚并且远离地线。

4.2.4 XT2振荡器

有些器件有第二个振荡器XT2。XT2为XT2CLK提供时钟源，特性与XT1在HF模式下相同。XT2Sx位选择XT2的操作范围。如果XT2CLK没有被用作MCLK或SMCLK的时钟源，则XT2OFF使能XT2振荡器，如图4-3所示。

当XT2Sx=11和XT2OFF=0时，XT2有可能用做XT2IN管脚的外部信号。当用于外部信号，外部频率必须满足XT2的参数要求。当输入频率低于最低值时，XT2OF要置位用于防止CPU采用XT2CLK时钟。




图 4-3 XT2 振荡器信号

4.2.5 数字控制振荡器（DCO）

DCO是内置的数字控制振荡器。DCO的频率可通过软件控制DCOx, MODx, and RSELx位来设置。

使能DCO

当DCOCLK在活动模式没被用作MCLK或SMCLK信号源时，可通过软件设置SCG0来使能DCOCLK，如图4-4所示。




图 4-4 DCP 的开/关控制

调整 DCO 频率

在一个PUC信号之后，RSELx = 7且 DCOx = 3，DCO以中段频率启动。MCLK 和SMCLK 都以DCO为时钟源。因为CPU执行程序来自于MCLK，其时钟来源于快速启动的DCO。程序执行开始于PUC信号之后的2uS之内。典型DCOx 和RSELx的范围和步进见图4—5。




图4—5 典型DCOx的范围和RSELx步进

DCOCLK的频率根据以下功能设定：

RSELx的四个位选择DCO的十六个频率中的一个频率。如何选择频率根据器件说明选择。

DCOx 的三个位控制通过选择RSELx位实现将DCO八分频，大约百分之十分频。MODx的五个位控制实现在DCOx位选择的频率和下一个更高的DCOx+1控制的频率之间转换。当DCOx=07H，由于DCOx已经被RSELx选作最高设置，因此MODx位无效。

每一个MSP430F2xx器件都有存放在信息存储段A中的为特殊频率校准的DCOCTL和BCSCTL1寄存器的设置。为了用校准设置，信息被复制到DCOCTL和BCSCTL1寄存器中。校准设置影响DCOx，MODx和RSELx位，除了XT2OFF位保持设置外，其它位都被清零。BCSCTL1的位能够根据需要通过BIS.B或BIC.B指令来置位或清零。如下例子：

；把DCO设置为1MHz

MOV.B &CALBC1_1MHZ,&BCSCTL1; 设置范围

MOV.B &CALDC0_1MHZ,&DCOCTL; 设置DCO为STEP+模式

外部电阻(R_{osc})用于DCO

一些 MSP430F2XX 器件通过外部电阻 R_{OSC} 接到 DV_{CC},当 DCOR=1 时为 DCO 源提供选择。在这种情况下，DCO 与 MSP430X1XX 系列具有相同的特性，除 RSEL3 外，RSEL_x 设置被限定为 0~7。这个选择通过改变电阻的值来提供调整 DCO 频率的另一种方法。详见特殊器件参数手册。

4.2.6 DCO 调制器

调节器混合两种DCO频率，f_{DCO}和f_{DCO+1}用于调节f_{DCO}和f_{DCO+1}之间的有效频率并且发出时钟能量，减小电磁干扰（EMI）。调节器通过设置MOD_x位来为32个时钟周期混合f_{DCO}和f_{DCO+1}。MOD_x=0时，调节器关闭。

调节公式为： $t = (32 - \text{MOD}_x) \times t_{\text{DCO}} + \text{MOD}_x \times t_{\text{DCO}+1}$

由于f_{DCO}低于有效频率而f_{DCO+1}高于有效频率，因此有效频率的误差的积分为零，它不会累积。有效频率的误差每32个DCOCLK就归零。图4—6说明了调节器操作。

调节器设置和DCO控制都通过软件实现。可以通过和已知的稳定的频率值的对比并且调节

DCOx, MODx和RSELx位。参见<http://www.msp430.com>器件注意事项和DCO设置代码。




图4-6 调节器模式

4.2.7 基础时钟模块+的失效保护

基础始终模块集成了振荡器失效保护功能。该功能能够检测到 LFXT1 和 XT2 的振荡器失效，如图 4-7 所示。




图 4-7 振荡器失效逻辑

可能失效的情况有：

- LF 模式下 LFXT1 的低频振荡器失效 (LFXT1OF)。
- HF 模式下 LFXT1 的高频振荡器失效 (LFXT1OF)。
- XT2 的高频振荡器失效 (XT2OF)。

当相应的晶体振荡器打开且操作不合适时，晶体振荡器失效位 LFXT1OF 和 XT2OF 被置

位。只要失效条件存在失效位就保持置位直到使能振荡器得到正常操作才自动清零。

当测试到晶体振荡器失效 (LFXT1OF 或 XT2OF) 时振荡器失效标志位 OFIFG 置位, 并且锁定到 POR。当 OFIFG 置位, MCLK 以 DCO 为时钟源, 如果 OFIE 置位, 则 OFIFG 请求并且不可屏蔽中断。当中断得到响应, OFIE 自动复位。OFIFG 必须软件清零。失效源可以通过测试各个失效位识别。

假如 MCLK 的时钟源被检测到失效则自动切换到以 DCO 为时钟源。这不会改变 SELM_x 的位设置, 这种情况由用户通过软件操作。

MCLK 以晶振为时钟源

一次 PUC 信号之后, 基础时钟模块+将 DCO 用于 MCLK。如果需要, MCLK 也可以用 LFXT1 或 XT2。

把 MCLK 的时钟源从 DCO 转换成晶体振荡器 (LFXT1CLK 或 XT2CLK) 操作顺序:

- (1) 打开晶体振荡器并选择合适的模式。
- (2) 清 OFIFG 标志位。
- (3) 等待至少 50uS;
- (4) 测试 OFIFG, OFIFG 为零则重复 1—4 步骤。

; 以下程序将 LFXT1 用作 MCLK

```
BIC.W #OSCOFF,SR ;打开振荡器
BIS.B #XTS,&BCSCTL1 ; HF 模式
MOV.B #LFXT1S0,&BCSCTL3 ; 1-3MHz晶振
L1 BIC.B #OFIFG,&IFG1 ;清零OFIFG位
MOV.W #0FFh,R15 ;延时
L2 DEC.W R15 ;
JNZ L2 ;
BIT.B #OFIFG,&IFG1 ;重新测试OFIFG位
JNZ L1 ; 为0, 继续测试
BIS.B #SELM1+SELM0,&BCSCTL2 ; 为1, 选择LFXT1CLK
```

4.2.8 时钟信号的格式

当把 MCLK 或 SMCLK 的时钟信号源从一个改变到另一个时, 为了避免跑飞的情况转换要同步, 如图 4-8 所示。

- (1) 当前始终周期持续到下一个上升沿。
- (2) 时钟保持高电平直到新时钟的下一个上升沿。
- (3) 新时钟被选择并且持续高电平一段时间。





图 4-8 MCLK 的时钟源从 DCO 转换为 MCLK

4.3 基础时钟模块+寄存器

基础时钟模块+的寄存器列于表 4-1 中。

寄存器	符号	寄存器类型	地址	初始化状态
DCO 控制寄存器	DCOCTL	读/写	056H	带 PUC 的 060H
基础时钟系统控制寄存器 1	BCSCTL1	读/写	057H	带 POR 的 087H
基础时钟系统控制寄存器 2	BCSCTL2	读/写	058H	带 PUC 的复位
基础时钟系统控制寄存器 3	BCSCTL3	读/写	053H	带 PUC 的 005H
SFR 中断使能寄存器 1	IE1	读/写	000H	带 PUC 的复位
SFR 中断标志寄存器	IFG1	读/写	002H	带 PUC 的复位

DCO 控制寄存器—DCOCTL




DCO_x 位 DCO 频率选择。这几位选择由 RSEL_x 设置定义的八个 7-5 离散频率中的一个。

MOD_x 位调节器选择。这几位决定在 32 个 DCOCLK 周期内

4-0 $f_{\text{DCO}+1}$ 频率被用的次数。在持续的时钟周期以内 (32-MOD) f_{DCO} 频率被采用。

当 DCO_x=7 时不被采用。

基础时钟系统控制寄存器 1 —BCSCTL1



XT2OFF 7 位 关闭 XT2。该位关闭 XT2 振荡器
0 XT2 打开

XTS	6 位	1	XT2 不用于 SMCLK 或 MCLK 则关闭
		0	LFXT1 模式选择
DIVA _x	5—4 位	0	低频率模式
		1	高频率模式
		ACLK 分频	
		00	/1
		01	/2
		10	/4
		11	/8
RSEL _x	3—0 位	范围选择。十六种频率范围可供选择。通过设置 RSEL _x =0 来选择最低频率。当 DCOR=1 时，RSEL3 无效。	

基础时钟系统控制寄存器 2 —BCSCTL2

7	6	5	4	3	2	1	0
SELM _x		DIVM _x		SELS	DIVS _x		DCOR [†]
rw-0		rw-0		rw-0	rw-0		rw-0

注“+”的不使用于 MSP430X20XX 或 MSP430X21XX 系列器件

SELM _x	7—6 位	00	DCOCLK
		01	DCOCLK
		10	当 XT2 振荡器在片内时采用 XT2CLK。当 XT2 振荡器不在片内时采用 LFXT1CLK 或 VLOCLK
		11	LFXT1CLK 或 VLOCLK
		MCLK 分频	
DIVM _x	5—4 位	00	/1
		01	/2
		10	/4
		11	/8
SELS	3 位	选择 SMCLK。该位选择 SMCLK 的时钟源	
		0	DCOCLK
		1	当 XT2 振荡器存在时选用 XT2CLK，当 XT2 振荡器不存在时采用 LFXT1CLK 或 VLOCLK
DIVS _x	2—1 位	SMCLK 分频	
		00	/1
		01	/2
		10	/4
		11	/8
DCOR	0 位	DCO 寄存器选择	
		0	内部寄存器
		1	外部寄存器

基础时钟系统控制寄存器 3 —BCSCTL3

7	6	5	4	3	2	1	0
XT2S _x		LFXT1S _x		XCAP _x		XT2OF [†]	LFXT1OF
rw-0		rw-0		rw-0		r0	r-(1)

注“+”的不使用于 MSP430X2XX, MSP430X21XX 或 MSP430X22XX 系列器件。


XT2S_x	7—6 位	XT2 范围选择。这些位选择 XT2 的频率范围。
	00	0.4—1MHz 晶体或振荡器
	01	1—3MHz 晶体或振荡器
	10	3—16MHz 晶体或振荡器
	11	0.4—16MHz 外部数字时钟源
LFXT1S_x	5—4 位	低频时钟选择和 LFXT1 范围选择。当 XTS=0 时在 LFXT1 和 VLO 之间选择。当 XTS=1 时选择 LFXT1 的频率范围。 当 XTS=0 时:
	00	LFXT1 上的 32768Hz 晶体
	01	保留
	10	VLOCLK(MSP430X21X1 器件上保留)
	11	外部数字时钟信源
XCAP_x	3—2 位	振荡器电容选择。这些位选择当 XTS=0 时用于 LFXT1 的有效电容。
	00	1Pf
	01	6 Pf
	10	10 Pf
	11	12.5 Pf
XT2OF	1 位	XT2 振荡器失效
	0	不存在失效条件
	1	存在失效条件
LFXT1OF	0 位	LFXT1 振荡器失效
		不存在失效条件
		存在失效条件

中断使能寄存器 1—IE1

7	6	5	4	3	2	1	0
						OFIE	
rw-0							

OFIE	7—2 位	这些位被其它模块所用。参见仪器特别说明书。
	1 位	振荡器失效中断使能。该位使 OFIFG 中断使能。由于 IE1 的其它位用于其它模块，因此采用 BIS.B 或 BIC.B 指令来设置或清零该位比用 MOV.B 或 CLR.B 更合适。
	0	禁止中断
	1	使能中断
	0 位	该位可用于其它模块。参见仪器特别说明书。

中断标志寄存器 1—IFG1



- OFIFG
- 7—2 位

1 位

0

1


0 位
- 这些位被其它模块所用。参见仪器特别说明书。

振荡器失效中断标志。由于 IFG1 的其它位用于其它模块，因此采用 BIS.B 或 BIC.B 指令来设置或清零该位比用 MOV.B 或 CLR.B 更合适。

没有未被响应的中断

有未被响应的中断

该位可用于其它模块。参见仪器特别说明书。



MSP430F22x4 评估板

专业提供 MSP430 单片机开发工具